반도체 패키징 공정 Ⅲ

2. Wafer level Package

(5) TSV 공정

 

   1) TSV 패키지 공정 (Via middle 기준)

TSV 패키지 공정순서 : Via middle기준 (Sk hynix newsroom)

 

  ①~④ 웨이퍼 공정에서 Via 형성

  ⑤~⑥ 웨이퍼 앞면 Solder bump 형성

  ⑦~⑨ Carrier wafer를 붙여 Back grinding

        ⑩ 뒷면에 bump 형성

  ⑪~⑫ 칩단위로 Dicing

TSV 형성 공정 (반도체의 부가가치를 올리는 패키지와 테스트)

 

   2) TSV 형성 공정

    ① FEOL : CMOS를 wafer에 형성 

    ② HM Patterning : Hard Mask로 패턴형성 (TSV 형성 위치)

    ③ TSV etching : Si Dry etching해 깊은 trench 형성

    ④ Dielectric CVD : Oxide같은 절연막 증착 (채울 Cu를 Si와 절연+그라인딩시 Cu로 인한 Si 오염 방지)

    ⑤ Seed/Barrier 금속 박막층 형성 

    ⑥ Via filling : Cu 전해도금

    ⑦ CMP : 트렌치에만 Cu 채워짐

    ⑧ BEOL 

 

 (6) TSV를 이용한 칩 적층 패키지

 

   1) 3DS 패키지 공정 (Substrate Package)

     

3DS Package 공정 (반도체의 부가가치를 올리는 패키지와 테스트)

     (a) 특징   

       ① 첫번째 칩 / 두번째 이상 칩에 대해 패키지 공정이 구분되어 진행 (범프간격차이)

       ② 첫번째 칩(bottom) : Master chip   

            ㄴ Substrate에 붙는 칩 

            ㄴ Sub의 제조 공정상 한계 : Pad간격 > 실제 bump간격

                (Substrate의 Pad간격에 대응하도록 wafer bump를 크게 만들어야함)

       ③ 두번째 이상의 칩 : Slave chip 

            ㄴ Chip - Chip 간의 간격이므로 bump간 미세간격 가능   

 

     (b) 공정 과정  

      ① Front bump 생성 (Flip chip bump와 동일)  

      ② WSS(Wafer Support System) : 휨 방지 공정

           Bump 형성된 Wafer 앞면을 Temporary Adhesion(접착제)로 붙임

            ㄴ Carrier wafer에 접착제로 붙어있으므로 얇아진 웨이퍼가 휘지 X

      ③ Back grinding (뒷면)

      ④ 뒷면에 Bump 형성

      ⑤ Carrier debonding 

      ⑥ 원형틀에 테이프로 붙임 (컨벤셔널 과정과 동일)

      ⑦ Sawing/Dicing

      ⑧ 첫번째 칩을 Bottom wafer로부터 떼어 Sub에 붙임

      ⑨ 두번째 이상의 칩을 Upper wafer로부터 떼어 칩적층

      ⑩ 몰딩 - 마킹 - 솔더볼 마운팅 - 싱귤레이션 진행

       

※ 컨벤셔널 패키지의 경우 백 그라인딩 이후 원형틀에 테이프 붙임

     TSV는 뒷면에 범프를 만들어야하므로 웨이퍼 공정 장비에 원형틀을 사용 불가

      => WSS 공정 이용

 

 

  2) KGSD 공정 

 

KGSD (반도체의 부가가치를 올리는 패키지와 테스트)

    (a) 특징   

      ① 대표 제품 : HBM

      ② 추가적 패키지 공정을 진행 (2.5D , 3D, Fan out WLCSP 등)

           ㄴ 연결 Pin : 미세 solder bump (일반 솔더 ball X)

      ③ 칩적층 장소 : Wafer (Sub  X)

           -> 해당부분이 bottom chip이 됨

     

    (b) KGSD 공정순서 (HBM)

• Core wafer : 웨이퍼 앞면에 칩 적층을 위한 bump 배열 

       ① Front side Bumping

            : Front bump -> Carrier Bonding

       ② Back Side Bumping

           : Wafer Thinning Back Bump -> Carrier debonding & Sawing

       ③ Back end Process

     

: 웨이퍼 앞뒤에 범프 형성 -> 캐리어 떼어냄 -> 원형틀에 테이프로 붙임 -> Sawing

 

• Base wafer : 2.5D 패키지상 인터포저에 붙을 수 있는 bump 배열 필요

       ① core wafer에서 절단된 칩을 base상에 적층함

           (Base wafer는 carrier wafer에 붙은 상태)

       ② Wafer molding 

       ③ Back grinding

       ④ Carrier debonding

       ⑤ Dicing/Sawing

 

: 캐리어 웨이퍼에 붙여진 상태에서 Core 웨이퍼로부터 절단된 칩을 떼어내 Base 웨이퍼 위에 칩 적층

 

* HBM용어

    ① Bottom chip : Base chip 

    ② 적층 chip : Core chip

 

※ 2.5D Package (SiP) 제작 공정

• CoWoS(Chip on Wafer on Substrate) 공정 : TSMC 개발 특허권

      ① 인터포저위에 logic chip(SoC) + HBM 붙임

      ② Wafer molding

      ③ Carrier bonding

      ④ Back grinding

      ⑤ solder bump형성

      ⑥ Carrier debonding

      ⑦ Singulation : molding된 인터포저 웨이퍼를 단품으로 잘라내 Sub에 붙임

      ⑧ 후속 패키지 공정 진행후 Heat Spreader 부착 (열특성 강화 방열판)

 

 

• CoCoS(Chip on Chip on Substrate) 공정 : 대부분 OSAT 회사

      ① Sub 양면에 bump 형성된 인터포저

      ② Chip단위로 잘라 붙임

      ③ 그 위에 HBM + logic chip을 각각 붙임

      ④ 후속 패키지후 방열판 부착

 

※ WSS(Wafer Support System) 

TSV 비아 노출을 위해 백 그라인딩 된 얇은 웨이퍼를 추가 웨이퍼 공정이 가능할 수 있게

핸들링하기 위해 백그라인딩 전에 캐리어 웨이퍼를 붙여 후속공정을 진행하는 시스템

: carrier bonding+carrier debonding(back bump끝난후)

WSS공정 (SK hynix newsroom)

• Carrier bonding : 가접착용 접착제를 웨이퍼에 도포하고, 캐리어에 붙이는 공정

   ① Carrier bonding된 wafer 전체 두께 균일해야함

   ② 접합부 Void 없어야함

   ③ Wafer간 정렬

   ④ Wafer 가장자리에 오염 X (접착제에 의한)

   ⑤ 휨(Warpage) 적게

 

• Debonding : 뒷면 공정이 완료된 후 캐리어를 떼어내고, 웨이퍼에 성분 안남도록 세정

   ① 공정후 Wafer chipping, 깨짐, 균열 없어야함

   ② 접착제 잔여물 없어야함

   ③ bump 변형 없어야함

 

• Debonding 방법 (WSS에서 난이도가 높고 중요한 공정)

   ① 열방식

        디본딩시 열을 가해 접착제를 녹인 다음 웨이퍼를 들어올리거나 슬라이딩시켜

        떼어내고 세정하는 방식 (접착제는 열가소성 수지여야함)

   ② Laser 조사후 필름 벗겨내는 방식

       특정 레이저에 반응하는 물질을 접착제의 한층으로 형성해 레이저 조사시 해당 층

       녹게 함. 캐리어를 떼어내고, 웨이퍼에 남은 접착제는 필름 벗기듯이 벗겨냄. 이후 세정.

       (3M에서 잔존물 안남는 특별한 접착제 개발)

   ③ 화학적 용해 방식

       디본딩시 구멍이 뚫린 캐리어에 접착제를 녹이는 용해제를 흘려보내 접착제 녹임

       캐리어를 떼어내고, 남은 잔존물 세정

      (구멍이 뚫린 glass carrier를 써 단가가 비싸고, 공정 시간이 김)

   ④ 기계적 lift 후 화학적 세정 방식

       원형틀에 웨이퍼를 붙이고, 캐리어를 기계적으로 들어올린 후, 웨이퍼에 남아있는 접착제를

       세정용액을 이용한 화학적 세정으로 없애는 방식

       

모든 방법 마지막엔 세정

 

※ Wafer Edge Trimming 공정

Wafer Edge Trimming 공정 (Sk hynix newsroom)

TRIM 공정 없이 Back grinding	Wafer Edge Trimming
웨이퍼 가장자리가 날카롭게 됨 ㄴ bump를 위한 공정 중 깨질 위험	웨이퍼 가장자리를 Trimming으로 제거 (wafer - carrier bonding 전에) Sawing / Dicing용 블레이드로 진행

 

※ Stacking 공정

TSV 패키징 : 웨이퍼 앞/뒷면의 bump를 본딩해 적층

• Bonding방식 (flip chip과 동일)

열압착 방식	MR(Mass Reflow) 공정
신뢰성이 높음     : 범프간/칩간 간격이 작은 Micro bump에 쓰임    전체 공정 시간이 긺 : 생산성 떨어짐	열압착 방식의 생산성 문제 : 최근에 MR공정 이용

 

• 형태상 분류

Chip to Chip	Chip to Wafer	Wafer to Wafer
생산성 최저  but ) 가장 많이 이용	KGSD같은 패키지 타입에 많이 이용	생산성 최고  적층 웨이퍼간 칩 크기 및 배열 동일 해야함 (이종 제품 적층시 문제) 한 웨이퍼에서의 칩 불량이 나면 제품 불량 뜸 --> CIS(CMOS Image Sensor)에서 제한적 이용

 

 

출처 : SK hynix newsroom , 반도체의 부가가치를 올리는 패키지와 테스트(서민석)