분류 전체보기(20)
-
반도체 패키지 재료 Ⅲ
2. 웨이퍼 레벨 패키지 재료(1) 포토 레지스트 1) 구성 ① Sensitizer (PAC/PAG) : 빛과 반응해 이미지 형성 ② 수지 (Resin) : 에칭이나 전해도금시 배리어 역할 ③ 솔벤트 (Solvent) : PR에서 점도 만들어 도포 가능하게 2) 종류 (Positive 기준) ① 용액 억제형 (Photo Active Compound, PAC) a) 노광부 : PAC 분해로 용해 촉진 ㄴ PAC는 알칼리 불용성 => 빛 받으면 알칼리 가용성 (산) b) 비노광부 : PAC 수지 가교로 용해 방해 ㄴ Resin은 알칼리 가용성 => 분..
2025.05.08 -
반도체 패키지 재료 Ⅱ
1. 컨벤셔널 패키징 재료 (3) 접착제 ※ 요변성(Thixotropy) : 고분자 물질이 외력에 의한 구조변화로 점도가 변화하는 정도 점도(Viscosity) : 유체의 끈끈거리는 정도 1) 조건 ① 신뢰성 ↑ : 접착력↑ 흡습율↓ 이온불순물↓ 기계적 물성 최적화(Tg, CTE, Modulus) ② 공정 품질 확보 : 재료 흐름성↑ 접착 계면 Wettability↑ Void 발생↓ 계면 접착력↑ => 점도, 요변성(Thixotropy), 경화 특성 최적화 필요 ③ 액상 접착제 사용시 주의사항 - Bond line : 칩이 Pad에 접착된 부분 - Fillet : 액상인 접착제의 표면장력 때문에 칩 옆..
2025.05.07 -
반도체 패키지 재료 Ⅰ
1. 컨벤셔널 패키징 재료※ 재료 종류① 원재료 (패키지 구성 재료 : 공정 품질 및 제품 신뢰성 영향) 유기물 복합재료 : 접착제, 서브스트레이트, EMC 금속재료 : 리드 프레임, 와이어, 솔더 볼 ② 부재료 (패키지 도중 사용후 제거) 테이프류, Flux (1) 리드 프레임 1) 구조 ① 금속판 : Alloy42 (Si와 열팽창 계수 유사) Cu (열전도 ↑ , 전기전도도 ↑) ② 은 도금부 : 와이어 본딩 위치 + 와이어와 접착 성능 ↑ ③ 댐바 : 각 Lead를 지지 + 몰딩 시 완전 충진을 위한 완충 댐(?) ④ 패드 : 칩이 붙는 부분 ⑤ 락킹 홀 (Locking hole) : EMC가 위 아래를 채워 lead 지지력을..
2025.05.06 -
반도체 패키징 공정 Ⅳ
포토공정웨이퍼에 빛에 반응하는 감광제를 도포한 후, 원하는 모양의 마스크를 통해 빛을 조사해,빛에 노출된 영역을 현상하여 원하는 패턴을 만드는 공정 1. 과정 (1) PR 도포 (Photoresist coating)(2) 열처리(Soft Bake) : Sovent 성분 제거 => 점성을 가진 PR이 흘러내리지 X + 두께 유지 위함(3) 노광(Exposure) : Positive (빛 받은 부분 약해짐) / Negative (빛 받은 부분 단단)(4) 현상(Develop) : PR에서 구조가 약해진 부분을 현상액으로 녹여내는 공정2. PR 도포방법(1) 스핀코팅 (Spin coating) ① PR을 가운데에 떨어뜨린 후 웨이퍼를 회전시켜 원심력에 의해 균일 두께로 도포 ② 점도↑ 회전속도↓ ..
2025.05.03 -
반도체 패키징 공정 Ⅲ
2. Wafer level Package(5) TSV 공정 1) TSV 패키지 공정 (Via middle 기준) ①~④ 웨이퍼 공정에서 Via 형성 ⑤~⑥ 웨이퍼 앞면 Solder bump 형성 ⑦~⑨ Carrier wafer를 붙여 Back grinding ⑩ 뒷면에 bump 형성 ⑪~⑫ 칩단위로 Dicing 2) TSV 형성 공정 ① FEOL : CMOS를 wafer에 형성 ② HM Patterning : Hard Mask로 패턴형성 (TSV 형성 위치) ③ TSV etching : Si Dry etching해 깊은 trench 형성 ④ Dielectric CVD : Oxide같은 절연막 증착 (채울 Cu를 Si와 절연+그라인딩시 Cu로 인한 S..
2025.02.03 -
반도체 패키징 공정 Ⅱ
2. Wafer Level Package 공정※ 웨이퍼 레벨 패키지① Fan in WLCSP② Fan out WLCSP③ RDL④ Flip chip⑤ TSV (③ ④ ⑤는 전체 패키지 공정의 일부를 웨이퍼 상태로 진행. 넓은 의미에서 포함한 것.) ※ 일반적인 공정 순서① 소자 구현되어 테스트 끝난 웨이퍼② 절연층을 웨이퍼에 형성 (Photo 공정으로 패드부분만 노출)③ 금속층 sputtering④ Photo 공정으로 전해 금속층 Pattern 형성⑤ 전해 금속층 형성후 PR strip + Wet etch (남은 금속층 제거) --> Pattern의 역할따라 패키지 종류 구분 (배선 역할 = Fan in / 패드 재배열 = RDL / 범프 = Flip chip) ※금속층 역할 a) 전..
2025.01.27