반도체 패키징 공정 Ⅲ
2. Wafer level Package(5) TSV 공정 1) TSV 패키지 공정 (Via middle 기준) ①~④ 웨이퍼 공정에서 Via 형성 ⑤~⑥ 웨이퍼 앞면 Solder bump 형성 ⑦~⑨ Carrier wafer를 붙여 Back grinding ⑩ 뒷면에 bump 형성 ⑪~⑫ 칩단위로 Dicing 2) TSV 형성 공정 ① FEOL : CMOS를 wafer에 형성 ② HM Patterning : Hard Mask로 패턴형성 (TSV 형성 위치) ③ TSV etching : Si Dry etching해 깊은 trench 형성 ④ Dielectric CVD : Oxide같은 절연막 증착 (채울 Cu를 Si와 절연+그라인딩시 Cu로 인한 S..
2025.02.03