2024. 12. 3. 21:44ㆍ반도체 후공정
1. 반도체 패키징 과정
(1) 실리콘 wafer에서 단일 칩을 잘라냄
(2) 잘라낸 칩을 단품화하여 모듈을 만듦
(3) 모듈을 카드 또는 보드에 장착해 시스템을 만드는 전체 과정
2. 패키징 레벨별 분류
(1) 0차 레벨 패키지 : 웨이퍼에서 칩을 잘라내는 것
(2) 1차 레벨 패키지 : IC Packing .
칩을 단품화 하는 것.
(3) 2차 레벨 패키지 : Printed-circuit board (PCB) assembly .
단품을 모듈 또는 카드에 실장하는 것.
(4) 3차 레벨 패키지 : 단품과 모듈이 실장된 카드를 시스템 보드에 장착하는 것
** 전기적/기계적 접속 : solder ball이나 lead가 핀으로 쓰임
(1) Solder : 저온에서 녹을 수 있어 전기/기계적 접합을 동시에 가능하게 하는 금속
(2) Lead : 전자 회로 또는 부품 단자에서 나오는 선 --> 부품과 회로기판을 연결
3. 패키지의 역할
(1) 기계적 보호 : 칩을 외부로부터 보호 ( 칩/소자를 EMC와 같은 재료로 감쌈 )
(2) 전기적/기계적 연결
(3) 열방출 (Heat dissipation) : 전류 흐름에 의한 저항과 그에 따른 열 발생
--> 트랜지스터 내부 온도 증가 : 동작가능 T 이상으로 오르면 동작 멈춤
∴ 열 발산 필수적
4. 반도체 패키지 핵심 6요소
(1) Heat dissipation ( 열 분산 )
- 열전도도가 좋은 재료 개발
- 열방출이 잘되는 패키지 구조
(2) Small form factor
: 웨어러블 기기까지 감에 따라 소형화 중요성 증대
(3) High speed
- 칩 속도 발전에 대응하여 패키지 속도도 빠르게 구현 돼야함.
- ex. Flip chip, TSV
(4) Stacking
- 최근엔 3차원 반도체 적층 기술
- Ex. MCP (Multichip Package), SiP(System In Package)
(5) Low cost
(6) High reliability ( 높은 신뢰성 )
* Sip : 여러 소자를 하나의 패키지로 만들어 시스템을 구현하게 하는 패키지의 일종
5. 패키지 기술 트렌드
(1) 시간이 지날수록 PCB 기판 최소 패턴<-> 웨이퍼 최소 패턴 만드는 능력 간극이 커지고 있음.
( 100um대 ) ( 10nm 이하 )
∵ PCB 기판 : 판넬 형태 + 원가 절감 이슈
웨이퍼 : 포토 공정의 발달을 통한 소형화
(2) 패키지 기술 변천 ( PCB 기술 <-> 웨이퍼 기술 간 간극에 의함 )
1) DIP ( Dual Inline Package ) , ZIP ( Zigzag Inline Package )
: 초기에 쓰였던 기술들로, PCB 기판의 구멍에 lead를 삽입해 실장하는 쓰루홀 기술 이용
2) TSOP ( Thin Small Outline Package )
: 리드를 Sub 표면에 붙여 표면실장( Surface Mounting Technology ) 하는 기술
3) BGA ( Ball Grid Array ) , 플립 칩, 팬아웃 WLCSP, TSV 차례로 발전
6. 반도체 패키지 개발
(1) 칩을 새로 개발 ( 검증된 패키지 기술 적용 )
(2) 패키지를 새로 개발 (기존 양산 칩에)
※ 칩, 패키지 모두 새로운 기술을 적용할 경우, 불량 발생시 원인 찾기가 어려움.
'반도체 후공정' 카테고리의 다른 글
| 반도체 패키징 종류 Ⅳ (0) | 2025.01.11 |
|---|---|
| 반도체 패키징 종류 Ⅲ (0) | 2025.01.05 |
| 반도체 패키징 종류 Ⅱ (0) | 2025.01.04 |
| 반도체 패키징 종류 Ⅰ (2) | 2025.01.01 |
| 반도체 테스트 (2) | 2024.12.30 |