반도체 패키징 종류 Ⅰ

1. 반도체 패키지 분류

반도체 공정 수업 자료

 

 

 

(1) Conventional 패키지 : 웨이퍼를 칩 단위로 자른후 패키징

• 세라믹 패키지 ( 패키지 재료 )
• 플라스틱 패키지 

            1) lead frame Type ( 전기적 연결 매개체 )

            2) substrate Type

 

  (2) Wafer Level 패키지 : 웨이퍼 레벨로 패키징 후 단품으로 자름

• RDL ( Redistribution Layer ) : 칩 위에 패드를 재배열
• Flip chip 패키지 : solder bump를 웨이퍼에 형성
• WLCSP ( Wafer Level Chip Scale Package ) : 배선 + solder ball  --> Sub와 같은 매개체 X

                1) Fan in WLCSP : 웨이퍼 위에 배선 + solder ball

                2) Fan out WLCSP

                    : 칩을 다시 재배열 하여 molding wafer로 만들어(?) , 칩보다 패키지를 크게 하여

                      웨이퍼 레벨 공정으로 배선을 형성하고, solder ball 부착

 

• TSV ( Through Si Via ) : 실리콘 관통 전극으로 적층된 칩의 내부를 연결

Conventional vs Wafer level ( 반도체 공정 수업자료 )

2. Conventional 패키지

※ Chip Package stucture ( lead frame type 기준 )

반도체 공정 수업자료

•  Bonding Pad : 반도체 소자 – 외부 연결 파트 ( Metallization을 통한 )
•  Bond wire : Bonding Pad - Lead frame 연결 wire
•  Lead frame : 외부로 신호를 전달하는 frame
•  Pin tip : Lead frame을 통해 온 신호를 외부에 전달하는 최종 연결 파트
•  Molding compound : 칩에 기계/화학적 강도 부여

 

 

(1) Plastic Package - lead frame type

lead frame / SOP 단면도 ( 반도체 공정 수업자료 )

 

• 플라스틱 패키지 : 칩을 둘러싸는 재료로 플라스틱 재료 이용 ( ex. EMC )
• lead frame type : 잘린 칩이 부착되는 기판으로 lead frame을 이용
• Pin : 패키지를 시스템 기판에 연결 ( lead frame을 변형시킨 lead )
• lead frame : lead들을 프레임으로 잡아준 형태     

        ㄴ 얇은 금속판에 배선 구현 ( 에칭 등의 방법을 통해 )

        ㄴ  금속 : Fe 합금 ( Alloy-42 ) , Cu , Pd 등 이용

 

※ lead frame 종류 ( lead 형태별 )

IC Package ( 반도체 공정 수업 자료 )

• DIP : Lead frame 두줄
• SIP : Lead frame 한줄
• TSOP : Pin tip 구부리기 시작 ( 공간 절약을 위해 ) + lead 간격이 좁음 --> pin수 多, vol 小
• QFP : Lead frame 4줄
• PLCC : 네 측변으로 Pin tip 구부린 형태
• LCC : Lead frame을 없앰 ( 공간 절약을 위해 )

※ lead frame 종류 ( through hole vs surface mount  )

• Through - hole :  lead를 PCB 구멍에 삽입 

            ㄴ DIP, ZIP, SIP

Throgh hole ( 반도체 공정 수업자료 )

 

• Surface mount ( 표면 장착 ) : lead를 표면에 붙임 --> PCB 디자인 복잡화에 따른 발전형

       1) Gull wing : pin을 그냥 표면 장착 

              ㄴ SOT, TSOP,QFP

       2) J-lead : pin을 안쪽 구부린

              ㄴ SOIC, SOJ, PLCC/QJP

 

Surface-mount type ( 반도체 공정 수업자료 )

 

(2) Plastic Package - substrate type

• 다층의 회로 구성 --> 전기적 특성 우수 + 크기 소형화
• 배선 교차에 다층 이용 가능 
• 그라운드 역할의 금속층 추가를 통해 전기 특성 향상 가능
• array 형태로 형성

         ㄴ 핀으로 인한 별도 공간 필요 X ( solder ball이 pin 역할 )

	Lead frame type	Substrate type
회로 층 ( 배선의 금속 층 )	배선의 금속층 무조건 1층	다층의 회로 구성
pin 형태	옆면에 pin 역할 lead 형성	한면에 solder ball array 형태
패키지 크기	리드가 옆으로 나온만큼 패키지 크기 증가	별도 공간 필요 X ( 핀이 패키지 바닥에 있음)

 

 

※ Substrate type 종류 ( Solder ball의 유무 )

• BGA ( Ball Grid Array ) : PCB에 붙어질 면에 solder ball 형성 

                                               ㄴ 패키지와 시스템의 전기적 연결 통로 + 구조적 연결

 

• LGA ( Land Grid Array ) 

        1) Solder로 연결해주는 Pad (Ball land)는 존재

        2) Solder ball이 붙어있지는 X

        3) PCB 기판에 solder paste 바름 : 패키지 - PCB 전기적 연결 

BGA/LGA ( SK hynix newsroom )

 

※ Substrate type 종류  ( 패키지될 칩의 면에 따른 분류 ) 

반도체 공정 수업자료

 

• Face down type

      1) 센터 패드 칩을 이용해 칩의 소자 구현된 면이 아래를 보게 하는 형태

      2) Sub의 가운데가 뚫린 부분 : wire로 칩 - Substrate 연결

 

• Face up type

      1) 엣지 패드 칩을 이용해 칩의 소자가 구현된 면이 위를 보게 하는 형태

      2) 가장자리 : wire로 칩 - Substrate 연결

 

(3) Ceramic Package

• ceramic body 사용 

           ㄴ 열방출 ,신뢰성 우수

           ㄴ 제조 비용 높음

• 로직 반도체에 이용 ( 고 신뢰성 요구 )
• CIS ( CMOS Image Sensor )용 패키지 검증용

※Substrate type : 다층 회로 설계 - 고속특성 good 

    But, 여전히 lead type 쓰이는 이유 : 저렴한 비용 (배선제작 stamping / etching 이용)

    --> 고속 전기적 특성 요구X 반도체 제품의 경우 lead type 아직 선호